Thực hiện hệ thống MIMO STBC trên Board FPGA Arria V

Hình 4.13. Tín hiệu phần ảo QPSK

Kết quả so sánh tín hiệu trước khi ánh xạ giản đồ chòm sao và sau khi giải ánh xạ được thể hiện như hình 4.14.

Có thể bạn quan tâm!

Hình 4.14. Tín hiệu trước khi mapper và sau khi demapper

4.2.3 Bộ mã hóa và giải mã STBC

4.2.3.1 Tín hiệu sau khi qua mã hóa STBC

Tín hiệu phát trên anten 1 thể hiện trong hình 4.15 và anten 2 thể hiện trong hình 4.16 với phần trên là phần thực, phần dưới là phần ảo.

Hình 4.15. Tín hiệu anten 1

Hình 4.16. Tín hiệu anten 2

4.2.3.2 Tín hiệu sau khi qua kênh truyền

Tín hiệu sau khi qua kênh truyền của anten1 và anten2 lần lượt được thể hiện trong hình 4.17 và hình 4.18 với phần thực ở trên và phần ảo ở dưới.

Hình 4.17. Tín hiệu anten 1 sau khi qua kênh truyền

Hình 4.18. Tín hiệu anten 2 sau khi qua kênh truyền

4.2.3.3 Tín hiệu sau khi giải mã STBC

Tín hiệu sau khi giải điều chế STBC đúng với tín hiệu ban đầu và bị châm hơn. Kết quả được thể hiện trong hình 4.19.

(1)

(2)

Hình 4.19. So sánh tín hiệu sau giải điều chế STBC và tín hiệu gốc

(1): Phần thực

(2): Phần ảo

CHƯƠNG 5: KẾT LUẬN.

Đây là chương tổng kết các kết quả của đề tài và đánh giá kết quả đo đạt được, đồng thời chương này trình bày các hướng nghiên cứu để phát triển đề tài.

5.1 Kết luận

Đề tài đã hoàn thành mục tiêu ban đầu đặt ra là nghiên cứu, thiết kế hệ thống MIMO băng DSP Builder trên nền Simulink của Matlab và hơn hết là nạp thành công một thiết kế lên Board Arria V GT. Việc thiết kế bằng DSP Builder cho phép đề tài tận dụng các khối chức năng của DSP Builder. Ngoài ra, DSP Builder không những cho phép xây dựng các khối từ ngôn ngữ lập trình Verilog hoặc VHDL mà còn cho phép sử dụng các MegaCore của Altera. Điều này giúp tiết kiệm thời gian thực hiện lại các khối cơ bản.

Hệ thống MIMO của đề tài bao gồm các khối chức năng: khối mã hóa chập – giải mã bằng thuật toán Viterbi, khối ánh xạ chòm sao bằng phương pháp QPSK, khối điều chế và giải điều chế MIMO-STBC, khối tạo kênh truyền H.

Hệ thống MIMO-STBC hoàn chỉnh được thực hiện đúng với lý thuyết. Đề tài có nhiều đóng góp trong việc chuyển các cơ sở lý thuyết thành các thiết kế trên phần cứng cho một hệ thống OFDM hoàn chỉnh trên phần cứng. Khi thiết kết trên phần cứng, ngoài yêu cầu về thuật toán mà còn yêu cầu về kiểm soát và quản lý dữ liệu giữa các tầng có độ phức tạp cao. Việc thiết kế trên phần cứng nhằm mở ra khả năng nghiên cứu các hệ thống truyền dẫn số tiên tiến trên phần cứng. Các nghiên cứu về lĩnh vực thiết kế các hệ thống truyền dẫn số trên phần cứng sẽ góp phần vào sự phát triển lĩnh vực thiết kế SoC hoặc SoPC còn mới mẻ tại Việt Nam. Đây cũng là cơ sở để hướng đến thiết kế vi mạch tích hợp cho viễn thông. Tuy nhiên, do phần cứng này khá mới, chưa có nhiều nghiên cứu và chưa có sự hỗ trợ của hãng Altera nên quá trình nghiên cứu còn nhiều khó khăn, như cấu trúc board khá phức tạp, phần mềm DSP Builder chua hỗ trợ Interface cho thiết bị, quá trình nạp board phải đi trung gian, nhiều giai đoạn.

5.2 Hướng phát triển

Đề tài là cơ sở thực hiện nghiên cứu và cải tiến hệ thống MIMO-OFDM hoàn chỉnh theo các chuẩn như 801.11g, 802.11n, 802.16. Ngoài ra, đề tài còn mở ra khả năng nghiên cứu và phát triển các hệ thống truyền thông tiên tiến ở dải gốc.

Về phần cứng, hiện tại hãng Altera hợp tác cùng TI phát triển một bộ kit hoàn chỉnh để thu phát sóng vô tuyến (RF). Điều này mở ra một hướng nghiên cứu các kỹ thuật vô tuyến thực tế.

Về thuật toán: Các thuật toán phức tạp sẽ gặp nhiều khó khăn khi thiết kế trên phần cứng. Tuy nhiên, các lĩnh vực cần tiếp tục nghiên cứu để hoàn chỉnh hệ thống như: phương pháp giảm tỉ số đỉnh trên trung bình (PAR), thử nghiệm các phương pháp mã hoá sửa sai khác như: Reed Solomon, mã hoá Turbo, kết hợp với bộ đan xen (Interleaving) các kỹ thuật ước lượng kênh truyền hai chiều, và các phương pháp điều chế mã hoá thích nghi.

TÀI LIỆU THAM KHẢO

Tiếng Việt:

[1] Đặng Lê Khoa, Nguyễn Trường An, Bùi Hữu Phú, Nguyễn Hữu Phương (2008), Thực hiện hệ thống OFDM trên phần cứng, Hội Nghị Khoa Học Trường Đại Học Khoa Học Tự Nhiên lần 6.

Tiếng Anh:

[1] Siavash M. Alamouti (1998), A Simple Transmit Diversity Technique for Wireless Communication, IEEE Journal on Select Areas in Communication, Volume 16 Issue 8.

[2] Nazia Parveen, D.S.Venkateswarlu (2012), Implementation of Space-Time Block Coding Using 2 Transmit and 2 Receive Antennas, International Journal of Emerging Technology and Advanced Engineering, Volume 2 Issue 10.

[3] Altera Corporation (2013), DSP Builder Handbook, URL: http://www.altera.com/products/software/products/dsp/dsp-builder.html

[4] Altera Corporation (2012), Arria V GT FPGA Development Board, URL: http://www.altera.com/products/devkits/altera/kit-arria-v-gt.html

[5] Altera Corporation (2013), Arria V GT FPGA Development Board, URL: http://www.altera.com/products/devkits/altera/kit-arria-v-gt.html

[6] Altera Corporation (2007), Viterbi Compiler User Guide, URL: http://www.altera.com/technology/dsp/dsp-index.jsp