Thiết kế và thi công Card ghi - đọc EPROM

Hình sơ đồ chân của vi xử lý 8085 và sơ đồ logic

II.3. CẤU TRÚC BÊN TRONG VI XỬ LÝ 8085:

Sơ đồ cấu trúc Microprocessor 8085A được trình bày ở hình vẽ.

Trong sơ đồ cấu trúc của 8085A có tất cả các khối của một Microprocessor tổng quát, chỉ có vài điểm khác biệt:

Một trong hai thanh ghi Temp được thay thế bởi thanh ghi Accumulator do đó các dữ liệu cho khối ALU thực hiện phải có một dữ liệu chứa trong thanh ghi A.

Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng thái đều có chiều dài là 8 bit.

Program Counter và Stack pointer là các thanh ghi 16 bit do đó dung lượng bộ nhớ 8085A có thể truy xuất là 64K byte.

Bus dữ liệu 8 bit D7 – D0 được đa hợp với 8 bit địa thấp A7 – A0 tạo thành 8 bit AD7 – AD0 do đó khi sử dụng Microprocessor 8085A phải giải mã đa hợp các đường này để tách rời thành các đường địa chỉ và các đường dữ liệu một cách chính xác.

Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng thái F đều có chiều dài là 8 bit. Các thanh ghi này có thể kết hợp lại tạo thành từng cặp thanh ghi như BC, DE, HL, PSW ( chính là cặp thanh ghi AF).

Có thể bạn quan tâm!

Xem toàn bộ 80 trang tài liệu này.

Thanh ghi trạng thái Microprocessor 8085A có cấu trúc như sau: 7 6 5 4 3 2 1 0

Chức năng của các bit như sau:

Bit S (signal):

bit dấu

S=1 khi kết quả là số âm

Bit Z(zero)

bit zero

S=0 khi kết quả là số dương

Z=1 khi kết quả bằng 0

Bit AC (Auxiliary)

bit tràn phụ

Z=0 khi kết quả khác 0

AC=1 khi phép tính bị tràn lên bit thứ 3

Bit P (Parity)

bit chẵn lẻ

AC=0 khi phép tính không bị tràn lên bit thứ 3

P=1 khi kết quả là số chẵn.

P=0 khi kết quả là số lẻ.

Bit C (Carry)

bit nhớ

C=1 khi kết quả có số nhớ.

C= 0 Khi kết quả không có số nhớ.

Bit x: là các bit không có ý nghĩa.

Microprocessor 8085A có ngõ vào Reset In dùng để Reset Microprocessor để thoát khỏi 1 chương trình, khi tác động đến ngõ vào Reset, Microprocessor sẽ đặt lại giá trị trong thanh ghi PC = 0000Hvà các chương trình sẽ bắt đầu thực hiện ở ô nhớ có địa chỉ 0000H.

GIỚI THIỆU 8255A:

III.1 CẤU TRÚC PHẦN CỨNG:

8085A là IC ngoại vi được chế tạo theo công nghệ LSI dùng để giao tiếp song song giữa Microprocessor và thiết bị điều khiển bên ngoài.

Sơ đồ chân và sơ đồ logic:

D7-D0

RD WR RESET

PA7-

PA3 PA2 PA1 PA0

PC7-

PC3-

PB7-

RD CS GN D A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2

PA4 PA5 PA6 PA7

8255A

WR RESET D0

D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3

Tên các chân 8255A:

D7 – D0 : Data bus (Bi – Direction) RESET: reset input

CS: Chip select RD: Read input WR: Write input

A0-A1: Pord Address PA7 – PA0: Port A PB7 – PB0: Port B PC7 – PC0: Port C

8255A giao tiếp với Microprocessor thông qua 3 bus: bus dữ liệu 8 bit D7– D0, bus địa chỉ A1A2, bus điều khiển RD, WR, CS, Reset.

Mã lệnh, thông tin trạng thái và dữ liệu đều được truqền trên 8 đường dữ liệu D7– D0. Microprocessor gởi dữ liệu đến 8255A hoặc Microprocessor đọc dữ liệu từ 8255A tùy thuộc vào lệnh điều khiển. Các đường tính hiệu RD, WR, của 8255A được kết nối với các đường RD, WR của Microprocessor.

Tín hiệu Reset dùng để khi khởi động 8225A khi cấp điện, khi bị Reset các thanh ghi bên trong của 8255A đều bị xóa và 8255A ở trạng thái sẳn sàng làm việc. Khi giao tiếp với Microprocessor, ngõ vào tín hiệu Reset này được kết nối với tín hiệu Reset Out của Microprocessor.

Tín hiệu Chip select CS dùng để lựa chọn 8255A khi Microprocessor giao tiếp với nhiều 8255A.

8255A có 3 port xuất nhập (I/O) có tên là Port A, port B, Port C, mỗi Port 8 bit. Port A gồm các bit PA0– PA7, Port B gồm các bit PB0– PB7, Port C gồm các bit PC0

– PC7. Các Port này có thể là các Port Input hoặc Output tùy thuộc vào lệnh điều

khiển, lệnh điều khiển do Microprocessor gởi đến chứa trong thanh ghi lệnh (còn gọi là thanh ghi điều khiển) để điều khiển 8255A.

Các đường địa chỉ A1A0của 8255A dùng để lựa chọn các Port và thanh ghi. A1 A0= 002dùng để chọn các Port A, A1A0= 012dùng để chọn các Port B, A1A0=

102dùng để chọn các Port C, A1A0= 112dùng để chọn thanh ghi điều khiển.

Trong sơ đồ khối của 8255A, các Port I/O của 8255A chia ra làm 2 nhóm: nhóm A gồm Port A và 4 bit cao của Port C, nhóm B gồm Port B và 4 bit thấp của Port C. Để sử dụng các Port của 8255A người lập trình phải gởi lệnh điều khiển ra thanh ghi điều khiển để 8255A định cấu hình cho các Port đúng theo yêu cầu mà người lập trình mong muốn.

Cấu trúc từ điều khiển của 8255A:

PORT C (LOWER) 1 = INPUT

0 = OUTPUT

PORT B

1 = INPUT

0 = OUTPUT

MODE SELECTION 0 = MODE 0

1 = MODE 1

PORT C (UPPER) 1 = INPUT

0 = OUTPUT

PORT A

1 = INPUT

0 = OUTPUT

MODE SELECTION 00 = MODE 0

01 = MODE 1

1X = MODE 2

MODE SET FLAG 1 = ACTIVE

GROUP B

GROUP A

III.2 CẤU TRÚC PHẦN MỀM:

Do các Port ra của 8255A được chia làm 2 nhóm A và B tách rời nên từ điều khiển của 8255A cũng được chia làm 2 nhóm.

Các bit D2D1D0dùng để định cấu hình cho nhóm B:

Bit D0dùng để thiết lập 4 bit thấp của C, D0= 0: Port C thấp là Port xuất dữ liệu, D0= 1: Port C thấp là Port nhập dữ liệu.

Bit D1dùng để thiết lập Port B, D1= 0: Port B là Port xuất dữ liệu, D1= 1: Port B là Port nhập dữ liệu.

Bit D2dùng để thiết lập Mode điều khiển chg nhóm B:

 D2= 0: Nhóm B hoạt động ở Mode 0.

 D2= 1: Nhóm B hoạt động ở Mode 1.

Các bit D6D5D4D3dùng để định cấu hình cho nhóm A:

Bit D3 dùng để thiết lập 4 bit cao của C, D3 = 0: Port C là Port xuất dữ liệu, D3 = 1: Port C là Port nhập dữ liệu.

Bit D4 dùng để thiết lập Port A, D4 = 0: Port A là Port xuất dữ liệu, D4 = 1: Port A là Port nhập dữ liệu.

Bit D6 D5 dùng để thiết lập Mode điều khiển cho nhóm A:

 D6D5= 00: Nhóm A hoạt động ở Mode 0.

 D6D5= 01: Nhóm A hoạt động ở Mode 1.

 D6D5= 11: Nhóm A hoạt động ở Mode 2.

III.2.1. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 0:

Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 0:

Ở các Mode 0 các Port A, Port B, Port C thấp và Port C cao các Port xuất hoặc nhập dữ liệu độc lập. Do có 4 bit để lựa chọn nên có 16 từ điều khiển khác nhau cho 16 trạng thái xuất nhập của 4 Port.

III.2.2. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 1:

Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 1:

Ở Mode 1 các Port A và Port B làm việc xuất nhập có chốt (Strobed I/O). ở Mode này 2 Port A và Port B hoạt động độc lập với nhau và mỗi Port có 1 Port 4 bit điều khiển dữ liệu. Các Port 4 bit điều khiển dữ liệu được hình thành từ 4 bit thấp và 4 bit cao của Port C.

Khi 8255A được cấu hình ở Mode 1, thiết bị giao tiếp muốn 8255A nhận dữ liệu, thiết bị đó phải tạo ra 1 tín hiệu yêu cầu 8255A nhận dữ liệu, ngược lại 8255A muốn gởi tín hiệu đến 1 thiết bị khác, 8225A phải tạo ra 1 tín hiệu yêu cầu thiết bị đó nhận dữ liệu, tín hiệu yêu cầu đó gọi là tín hiệu Strobe.

 Nhóm A làm việc ở cấu hình Mode 1:

Port A được cấu hình là Port nhập dữ liệu.

Chức năng của các đường tín hiệu được trình bày ở hình vẽ.

INTEA PA7-PA0
		PC4

		PC5



		PC3
PC6,7

Control Word

MODE 1 (PORT A)

STBA IBFA

INTRA

I/O

Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port

Bit PC4 trở thành bit STBA(Strobe input – tác động mức thấp), được dùng để chốt

dữ liệu các ngõ vào PA7 – PA0 vào mạch chốt bên trong 8225A.

Bit PC5 trở thành bit IBFA( Input Buffer full – tác động mức cao), dùng để báo

Control Word

MODE 1 (PORT A)

OBFA ACKA

INTRA

I/O

INTEA PA7-PA0
		PC7

		PC6



		PC3
PC4,5

cho thiết bị bên ngoài biết dữ liệu đã được chốt vào bên trong.

Bit PC3 trở thành bit INTRA(Input request – tác động mức cao), bit này có mức logic 1 khi 2 bit STBA= 1, IBF = 1 và bit INTEA( Interrupt Enable) ở bên trong 8255A bằng 1. Bit INTEAđược thiết lập mức logic 1 hay 0 dưới sự điều khiển phần mềm bằng cấu trúc bit Set/Reset của 8255A. Ở hình vẽ trên bit INTRAbằng 1 dùng để cho phép tín hiệu IBF xuất hiện tại ngõ ra INTRAcủa cổng AND. Tín hiệu INTRAtác động đến ngõ vào ngắt của Microprocessor để báo cho Microprocessor biết: dữ liệu mới đã xuất hiện ở Port A. Chương trình phục vụ ngắt sẽ đọc dữ liệu vào và xóa yêu cầu ngắt.

Các bit còn lại của Port C PC6, PC7 là các bit xuất nhập bình thường tùy thuộc vào bit D3 trong từ điều khiển. Các bit xxx được dùng để thiết lập cho nhóm B.