LỜI NÓI ĐẦU
Hiện nay, với sự phát triển không ngừng của công nghệ cùng với những tiến bộ vượt bậc trong lĩnh vực Điện – Điện tử, máy tính ngày càng trở nên quen thuộc và trở thành một thiết bị quan trọng với hầu hết mọi người. Đặc biệt, trong lĩnh vực Công nghệ thông tin, máy tính là nền tảng và công cụ để phát triển các phần mềm ứng dụng. Vì vậy, Kiến trúc máy tính là môn học bắt buộc đối với tất cả sinh viên chuyên ngành Công nghệ thông tin ở các trường Cao đẳng, Đại học.
Tập bài giảng Kiến trúc máy tính được biên soạn cho đối tượng sinh viên Cao đẳng và Đại học khoa Công nghệ thông tin, trường Đại học Sư phạm kỹ thuật Nam Định. Tập bài giảng được chia làm 5 chương:
Chương 1: Nhập môn
Chương 2: Kiến trúc phần mềm
Chương 3: Tổ chức bộ xử lý trung tâm CPU Chương 4: Bộ nhớ và các hệ thống lưu trữ Chương 5: Hệ thống BUS và tổ chức vào/ ra
Nhóm biên soạn xin chân thành cảm ơn các đồng nghiệp khoa Công nghệ thông tin, cùng các đồng nghiệp trong trường Đại học Sư phạm Kỹ thuật Nam Định đã giúp chúng tôi hoàn thành tập bài giảng này.
Trong lần biên soạn đầu tiên, tập bài giảng không tránh khỏi những sai sót, rất mong người đọc đóng góp ý kiến để tập bài giảng được hoàn thiện hơn. Mọi sự đóng góp ý kiến xin gửi về Văn phòng Khoa Công nghệ thông tin, trường Đại học Sư phạm kỹ thuật Nam Định.
Chúng tôi xin chân thành cảm ơn!
Có thể bạn quan tâm!
-
Kiến trúc máy tính - 2 -
Các Thành Phần Cơ Bản Trong Máy Tính Cấu Trúc Chung Của Máy Tính Điện Tử -
Kiến trúc máy tính - 4
Xem toàn bộ 233 trang tài liệu này.
Nam Định, tháng 11 năm 2015
Nhóm biên soạn
Th.s Nguyễn Thị Thu Hằng Th.s Hoàng Thị Hồng Hà Th.s Trần Văn Long
MỤC LỤC
LỜI NÓI ĐẦU i
MỤC LỤC ii
DANH MỤC HÌNH VẼ v
DANH MỤC BẢNG BIỂU x
CHƯƠNG 1: NHẬP MÔN 1
1.1. Khái niệm và phân loại máy tính 1
1.1.1. Khái niệm máy tính và kiến trúc máy tính 1
1.1.2. Phân loại máy tính 2
1.2. Lịch sử phát triển của máy tính 3
1.2.1. Thế hệ đầu tiên (1946-1955) 3
1.2.2. Thế hệ thứ hai (1955-1965) 4
1.2.3. Thế hệ thứ ba (1966-1980) 5
1.2.4. Thế hệ thứ tư (1980- đến nay) 6
1.2.5. Khuynh hướng hiện tại 7
1.3. Máy tính Von-Neumann 8
1.4. Cấu trúc và chức năng của máy tính 10
1.4.1. Các thành phần cơ bản trong máy tính 10
1.4.2. Chức năng của các thành phần 11
1.5. Biểu diễn thông tin trong máy tính 17
1.5.1. Các hệ đếm 17
1.5.2. Chuyển đồi giữa các hệ đếm 20
1.5.3. Biểu diễn số nguyên 22
1.5.4. Biểu diễn số thực 24
1.5.5. Biểu diễn ký tự 31
1.6. Đại số Boolean 35
1.6.1. Các phép toán và định lý của đại số Boolean 35
1.6.2. Các cổng logic 36
1.6.3. Hàm logic và phương pháp biểu diễn hàm logic 40
1.6.4. Tối thiểu hóa hàm logic 41
1.7. Một số mạch kết hợp 45
1.7.1. Mạch logic tổ hợp 45
1.7.2. Mạch tuần tự 50
CÂU HỎI ÔN TẬP CHƯƠNG 1 53
CHƯƠNG 2 : KIẾN TRÚC PHẦN MỀM 57
2.1. Các kiểu thi hành một lệnh 57
2.2. Kiểu kiến trúc thanh ghi đa dụng 58
2.3. Tập lệnh 59
2.3.1. Gán trị 60
2.3.2. Lệnh có điều kiện 63
2.3.3. Vòng lặp 66
2.3.4. Thâm nhập bộ nhớ ngăn xếp 66
2.3.5. Các thủ tục 66
2.4. Các kiểu định vị 68
2.5. Kiểu và chiều dài của toán hạng 73
2.6. Kiến trúc RISC 73
2.7. Kiểu định vị trong các bộ xử lý RISC 76
2.7.1. Kiểu định vị thanh ghi 76
2.7.2. Kiểu định vị tức thì 76
2.7.3. Kiểu định vị trực tiếp 77
2.7.4. Kiểu định vị gián tiếp bằng thanh ghi + độ dời 78
2.7.5. Kiểu định vị tự tăng 78
2.8. Ngôn ngữ cấp cao và ngôn ngữ máy 78
CÂU HỎI ÔN TẬP CHƯƠNG 2 80
CHƯƠNG 3: TỔ CHỨC BỘ XỬ LÝ TRUNG TÂM CPU 82
3.1. Cấu trúc và hoạt động của CPU 82
3.1.1. Cấu trúc của CPU 82
3.1.2. Hoạt động của CPU 96
3.2. Kỹ thuật ống dẫn (Pipeline) 99
3.2.1. Khái niệm 99
3.2.2. Khó khăn trong kỹ thuật ống dẫn 99
3.2.3. Siêu ống dẫn 100
3.3. Siêu vô hướng 101
3.4. Máy tính Vec-tơ 101
3.5. Máy tính song song 102
3.6. Kiến trúc IA-64 106
CÂU HỎI ÔN TẬP CHƯƠNG 3 110
CHƯƠNG 4 : BỘ NHỚ VÀ CÁC HỆ THỐNG LƯU TRỮ 112
4.1. Khái niệm và phân cấp bộ nhớ 112
4.1.1 Khái niệm 112
4.1.2. Phân cấp bộ nhớ 112
4.2. Các đặc điểm của bộ nhớ 113
4.3. Bộ nhớ chính 115
4.3.1. Bộ nhớ RAM (Random Access Memory) 116
4.3.2. Bộ nhớ ROM 123
4.3.3. Tổ chức bộ nhớ 129
4.4. Bộ nhớ cache 137
4.4.1. Nguyên lý vận hành của cache 137
4.4.2. Các phương pháp ánh xạ giữa cache và bộ nhớ chính 144
4.4.3. Giải thuật thay thế 150
4.5. Bộ nhớ ngoài 151
4.5.1. Phân loại 151
4.5.2. Hệ thống đĩa dự phòng RAID 163
4.6. Bộ nhớ ảo 166
4.6.1. Việc phân trang – Paging 167
4.6.2. Thực hiện việc phân trang 169
4.6.3. Phương pháp cấp trang khi có yêu cầu và mô hình tập làm việc 173
CÂU HỎI ÔN TẬP CHƯƠNG 4 176
CHƯƠNG 5 : HỆ THỐNG BUS VÀ TỔ CHỨC VÀO/ RA 181
5.1. Nguyên tắc giao tiếp với thiết bị ngoại vi 181
5.2. Hệ thống BUS 185
5.3. Mô-đun vào/ ra. 187
5.4. Truy cập bộ nhớ trực tiếp 188
5.5. Giao diện giữa bộ xử lý với các bộ phận vào/ ra 190
CÂU HỎI ÔN TẬP CHƯƠNG 5 207
TÀI LIỆU THAM KHẢO i
DANH MỤC HÌNH VẼ
Hình 1. 1. Máy tính 2
Hình 1. 2. Máy tính ENIAC 3
Hình 1. 3. Đèn điện tử 4
Hình 1. 4. Máy tính thế hệ thứ 2 5
Hình 1.5. Mạch tích hợp 5
Hình 1. 6. Các máy tính thế hệ thứ 3 5
Hình 1. 7. Các công nghệ sản xuất máy tính 7
Hình 1. 8. John von Neumann và máy tính IAS 8
Hình 1. 9. Kiến trúc máy tính Von-Neumann 9
Hình 1. 10. Sơ đồ máy tính Von Neumann 9
Hình 1. 11. Cấu trúc chung của máy tính 10
Hình 1. 12. Bộ xử lý trung tâm 12
Hình 1. 13. Bo mạch chủ 12
Hình 1. 14. Ổ đĩa cứng 13
Hình 1. 15. Cổng giao tiếp của Onboard Card trên bo mạch chủ 13
Hình 1. 16. Video Graphics Card 14
Hình 1. 17. Màn hình máy tính 15
Hình 1. 18. Bộ nguồn máy tính 16
Hình 1. 19. Các đầu cắm của bộ nguồn 17
Hình 1. 20. a. Bàn phím; b.Chuột 17
Hình 1. 21. Dạng đơn (single precision): 32 bit 25
Hình 1. 22. Dạng kép (double precision): 64 bit 26
Hình 1. 23. Dạng kép mở rộng (double-extended precision): 80 bit 27
Hình 1. 24. Hình Bitmap 34
Hình 1. 25. Số hóa âm thanh 35
Hình 1. 26. Hàm AND 37
Hình 1. 27. Các IC AND 37
Hình 1. 28. Hàm OR 37
Hình 1. 29. Các IC OR 38
Hình 1. 30. Hàm NOT 38
Hình 1. 31. Hàm XOR 38
Hình 1. 32. Hàm NOR 39
Hình 1. 33. Các IC NOR 39
Hình 1. 34. Hàm NAND 39
Hình 1. 35. Biểu diễn qua lại giữa các cổng 40
Hình 1. 36. Bìa các nô của hàm f(A,B)=A+B 40
Hình 1. 37. Sơ đồ mạch logic 43
Hình 1. 38. Bìa các nô của các hàm 3 biến, 4 biến 44
Hình 1. 39. Bìa các nô của hàm 
...................................45
Hình 1. 40. Bìa các nô của hàm 
.................................45
Hình 1. 41. Sơ đồ mô phỏng bộ cộng bán tổng ( HA-Half Adder ) 45
Hình 1. 42. Sơ đồ mạch logic cộng hai số nhị phân một bít 46
Hình 1. 43. Sơ đồ mô phỏng mạch 46
Hình 1. 44. Bìa các nô của bộ cộng toàn phần 47
Hình 1. 45. Sơ đồ mạch cộng toàn phần 47
Hình 1. 46. Sơ đồ khối mạch mã hóa nhị phân từ 8 sang 3 47
Hình 1. 47. Mạch logic dùng phần tử OR 48
Hình 1. 48. Sơ đô đồ khối mạch mã hóa thập phân 48
Hình 1. 49. Sơ đồ mạch mã hóa thập phân dùng OR 49
Hình 1. 50. Khối giải mã 3 sang 8 50
Hình 1. 51. Cấu trúc mạch giải mã 3 sang 8 50
Hình 1. 52. Sơ đồ mô phỏng và bảng trạng thái của Trigơ R-S không đồng bộ 51
Hình 1. 53. Bảng chuyển tiếp và bảng đầu vào kích của Trigơ R-S không đồng bộ 51
Hình 1. 54. Sơ đồ Trigơ R-S dùng phần tử NAND 52
Hình 1. 55. Sơ đồ Trigơ R-S dùng phần tử NOR 52
Hình 1. 56. Trigơ R-S đồng bộ 52
Hình 2. 1. Giản đồ trạng thái của chu kỳ lệnh 59
Hình 2. 2. Minh hoạ lệnh dịch chuyển và quay vòng 63
Hình 2. 3. Bit trạng thái mà ALU tạo ra 64
Hình 2. 4. Gọi thủ tục và trở về khi thực hiện xong thủ tục 68
Hình 2. 5. Minh hoạ hai cách sắp xếp địa chỉ trong bộ nhớ 68
Hình 2. 6. Mode địa chỉ trực tiếp (Direct Addressing) 70
Hình 2. 7. Mode địa chỉ gián tiếp (Indirect Addressing) 70
Hình 2. 8. Mode địa chỉ thanh ghi (Register Addressing) 71
Hình 2. 9. Mode địa chỉ gián tiếp qua thanh ghi (Register Indirect Addressing) 71
Hình 2. 10. Mode địa chỉ dich chuyển (Displacement Addressing) 72
Hình 2. 11. Mode địa chỉ Stack (Stack Addressing) 72
Hình 2. 12. Dạng lệnh trong kiểu định vị thanh ghi - thanh ghi cho vài CPU RISC 76
Hình 2. 13. Dạng lệnh trong kiểu định vị thanh ghi - tức thì cho vài CPU RISC 76
Hình 2. 14. Dạng lệnh thâm nhập bộ nhớ trong của vài kiến trúc RISC 77
Hình 2. 15. Mô tả quá trình chuyển đổi từ ngôn ngữ cấp cao sang ngôn ngữ máy 79
Hình 3. 1. Hình ảnh CPU của hãng Intel và hãng AMD 82
Hình 3. 2. Lịch sử phát triển của CPU của Intel 82
Hình 3. 3. Cấu tạo của CPU 83
Hình 3. 4. Các cờ trong thanh ghi FR 84
Hình 3. 5. Ví dụ thanh ghi trạng thái của 8086 85
Hình 3. 6. Ngăn xếp 85
Hình 3. 7. Thanh ghi IR 85
Hình 3. 8. Mô hình kết nối CU 86
Hình 3. 9. Tín hiệu xung nhịp 86
Hình 3. 10. Sơ đồ khối ALU 87
Hình 3. 11. Bộ xử lý AMD K6-2 88
Hình 3. 12. Bộ xử lý Intel Core 2 Duo 88
Hình 3. 13. Vị trí FSB trên Mainboard 89
Hình 3. 14. Khe cắm Slot 90
Hình 3. 15. Socket 1156 91
Hình 3. 16. Socket LGA 2011 91
Hình 3. 17. Mô tả xử lý HTT 92
Hình 3. 18. Mô tả xử lý Multi Core 92
Hình 3. 19. Minh họa tính năng Intel Turbo Boost 93
Hình 3. 20. Ký hiệu trên CPU 94
Hình 3. 21. Đường đi dữ liệu 97
Hình 3. 22. Kỹ thuật ống dẫn 99
Hình 3. 23. Siêu ống dẫn bậc 2 so với siêu ống dẫn đơn giản. 100
Hình 3. 24. Siêu vô hướng (a) so với kỹ thuật ống dẫn (b) 101
Hình 3. 25. Cấu trúc nền của một bộ nhớ phân tán 104
Hình 3. 26. Tổ chức kết nối của máy tính song song có bộ nhớ phân tán 105
Hình 3. 27. Định dạng lệnh trong kiến trúc IA-64 107
Hình 4. 1. Các cấp bộ nhớ 112
Hình 4. 2. Hai mức bộ nhớ 113
Hình 4. 3. Mạch điện của phần tử SRAM 1 bit 117
Hình 4. 4. Mạch điện của phần tử nhớ DRAM 1 bit 117
Hình 4. 5. Bộ nhớ DDRAM2 119
Hình 4. 6. Hình dáng các loại DDRAM 120
Hình 4. 7. Tốc độ của DDR2, DDR3 121
Hình 4. 8. Điện áp của DDR2, DDR3 122
Hình 4. 9. Thời gian trễ của DDR2, DDR3 123
Hình 4. 10. Số chân nối của DDR, DDR2, DDR3 123
Hình 4. 11. Cấu tạo MROM 124
Hình 4. 12. Bộ nhớ MROM có dung lượng 16x1 sử dụng Transistor MOS 125
Hình 4. 13. Bộ nhớ PROM 126
Hình 4. 14. Cấu tạo EPROM 127
Hình 4. 15. Xóa EPROM 127
Hình 4. 16. Hình dạng bên ngoài củaEPROM 128
Hình 4. 17. Cấu tạo EAPROM 128
Hình 4. 18. Hình dạng và vị trí EEPROM trên bo mạch 129
Hình 4. 19. Tổ chức ô nhớ 129
Hình 4. 20. Tổ chức mạch nhớ 129
Hình 4. 21. Sơ đồ logic chip nhớ 4x3, mỗi hàng là 1 từ nhớ 3 bit 131
Hình 4. 22. Giải mã 1 bước 132
Hình 4. 23. Bộ nhớ ROM 2048x8 - Giải mã địa chỉ 2 bước 133
Hình 4. 24. Chip nhớ 16MB DRAM (4Mx4bit) 134
Hình 4. 25. Hình ảnh các chip nhớ trên bo mạch 134
Hình 4. 26. Mô-đun nhớ 8Kx8 135
Hình 4. 27. Mô-đun nhớ 8Kx4 136
Hình 4. 28. Mô-đun nhớ 16Kx8 137
Hình 4. 29. Trao đổi dữ liệu giữa các thành phần CPU-Cache-Bộ nhớ trong 137
Hình 4. 30. Trao đổi thông tin giữa bộ nhớ chính và cache 139
Hình 4. 31. Ánh xạ trực tiếp 146
Hình 4. 32. Ánh xạ liên kết hoàn toàn 148
Hình 4. 33. Ánh xạ liên kết tập hợp 150
Hình 4. 34. Các thành phần của ổ đĩa cứng 152
Hình 4. 35. Cấu trúc dữ liệu của đĩa cứng 153
Hình 4. 36. Thông số dung lượng ổ đĩa 153
Hình 4. 37. Kích thước ổ đĩa cứng 1,8”, 2,5” và 3,5” (từ trái qua phải) 154
Hình 4. 38. Giao diện kết nối phía sau của ổ cứng IDE và SATA 156
Hình 4. 39. Phân biệt 2 loại cáp truyền tải dữ liệu của SATA và EIDE (IDE) 156
Hình 4. 40. Các loại kết nối củaUSB, FireWire 400, FireWire 800 157
Hình 4. 41. Ổ cứng SSD 158
Hình 4. 42. Bên trong ổ đĩa SSD và HDD 159
Hình 4. 43. Ổ cứng SSHD 159
Hình 4. 44. Ổ đĩa CD Rom 160
Hình 4. 45. Đĩa CD Rom 161
Hình 4. 46. Bề mặt đĩa CD Rom 161
Hình 4. 47. Nguyên lý ghi dữ liệu lên đĩa CD Rom 161
Hình 4. 48. Nguyên lý đọc tín hiệu từ đĩa CD Rom 162
Hình 4. 49. RAID 0 164
Hình 4. 50. RAID 1 164
Hình 4. 51. RAID 2 165
Hình 4. 52. RAID 3 165
Hình 4. 53. RAID 4 166
Hình 4. 54. RAID 5 166
Hình 4. 55. Ánh xạ các địa chỉ 4096..8191vào các địa chỉ bộ nhớ chính 0..4095 168
Hình 4. 56. Một cách chia không gian địa chỉ 170
Hình 4. 57. Ví dụ một địa chỉ ảo 171
Hình 4. 58. Ví dụ một bảng phân trang 171
Hình 4. 59. Cách tạo ra địa chỉ bộ nhớ chính từ địa chỉ ảo 172
Hình 4. 60. Ánh xạ từ không gian địa chỉ ảo lên không gian bộ nhớ chính có 8 khung trang .173 Hình 4. 61. Hàm w (k, t) là kích thước của tập làm việc tại thời điểm t 175
Hình 5. 1. Cấu trúc hệ thống vào/ ra 181
Hình 5. 2. Các thành phần thiết bị ngoại vi 182
Hình 5. 3. Vào/ ra cách biệt đối với CPU 8088 182
Hình 5. 4. Vào/ ra bằng bảng nhớ đối với CPU 8088 183
Hình 5. 5. Lưu đồ hoạt động của điều khiển vào/ ra bằng chương trình 183
Hình 5. 6. Hoạt động của điều khiển vào/ ra bằng ngắt 184
Hình 5. 7. Sơ đồ hoạt động của hệ thống Bus có vi mạch DMA 185
Hình 5. 8. Hệ thống BUS trong bo mạch chủ của một máy tính 186
Hình 5. 9. Sơ đồ khối của mô-đun vào/ ra 187
Hình 5. 10. Mô-đun âm thanh 187
Hình 5. 11. Mô-đun Ethernet 188
Hình 5. 12. Sự tương tác Direct Memory Access 189
Hình 5. 13. Vị trí DMAC trong máy tính 189
Hình 5. 14. Sơ đồ cấu trúc của DMAC 190
Hình 5. 15. Sơ đồ khối và BUS trong bo mạch chủ 191
Hình 5. 16. Thành phần chính trên bo mạch chủ 192
Hình 5. 17. Chipset bắc 192
Hình 5. 18. Chipset nam 193
Hình 5. 19. ROM BIOS 193
Hình 5. 20. CMOS 194
Hình 5. 21. IC SIO 194
Hình 5. 22. Mạch tạo xung 194
Hình 5. 23. Mô-đun tạo ổn áp cho CPU 195